El SKEW:
Es la diferencia de tiempo entre el mismo flanco de reloj observado en distintos puntos de un circuito.
Este fenómeno inevitable, tanto en un VLSI como en un PCB, se debe a:
- Las diferencias de longitudes de las líneas.
- La diferencia en parámetros (tales como capacidad y resistencia) entre las líneas que llevan el reloj.
- La diferencia entre los buffers de reloj.
- Los diferentes umbrales de carga de los registros.
La consecuencia práctica del skew es la limitación de la frecuencia de reloj del sistema y por tanto, de su velocidad.
Para minimizar éste fenómeno el CPLD dispone de 3 net’s globales de clock (GCK1, GCK2 y GCK3).
El Glitch:
Es un impulso, no deseado a la salida de un circuito, de corta duración.
En la siguiente imagen vamos a observar la diferencia entre la señal teórica y real, en la cual podemos observar el Glitch
En un sistema digital complejo, las señales se propagan a través de diferentes caminos, atravesando en cada
uno de ellos un número diferente de puertas, cada una de las cuales introduce un cierto retardo.
Cuando varias de estas señales deben coincidir, por ejemplo con las entradas de una puerta, las pequeñas
diferencias de tiempo existentes dan lugar a transitorios caracterizados por la presencia de estados no previstos o indeseables
El Slew Rate:
Es la capacidad de cambio de la señal de salida.
En el CPLD XC9572 cada salida tiene control independiente de la velocidad de respuesta (slew rate) y las
velocidades del flanco de salida pueden ser ralentizadas para reducir el ruido en el sistema (con un retardo adicional de TSLEW)
El duty cicle
Ciclo de trabajo, porcentaje de tiempo que dura el pulso cuadrado.
No hay comentarios:
Publicar un comentario